Características para el SN74LVC2T45
- El diseño de doble riel totalmente configurable permite que cada puerto opere en todo el rango de fuente de alimentación de 1,65-V a 5,5-V
- Característica de aislamiento VCC – si cualquiera de las entradas VCC está en GND, ambos puertos están en el estado de alta impedancia
- Circuito de entrada DIR con referencia a VCCA
- Bajo consumo de energía, ICC máximo de 4 µA
- Disponible en el paquete Texas Instruments NanoFree™
- ±24-mA accionamiento de salida a 3,3 V
- Ioff soporta la operación en modo de apagado parcial
- Velocidades máximas de datos:
- 420 Mbps (3.3-V to 5-V translation)
- 210 Mbps (translate to 3.3 V)
- 140 Mbps (translate to 2.5 V)
- 75 Mbps (translate to 1.8 V)
- Rendimiento de bloqueo superior a 100 mA por JESD 78, Clase II
- Protección ESD supera JESD 22
- 4000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
Descripción del SN74LVC2T45
Este transceptor de bus no inversor de doble bit utiliza dos rieles de alimentación configurables separados. El puerto A está diseñado para rastrear VCCA. VCCA acepta cualquier voltaje de alimentación de 1.65V a 5.5V. El puerto B está diseñado para rastrear VCCB. VCCB acepta cualquier voltaje de alimentación de 1.65V a 5.5V. Esto permite la traducción bidireccional universal de baja tensión entre cualquiera de los nodos de tensión de 1,8 V, 2,5 V, 3,3 V y 5 V.
El SN74LVC2T45 está diseñado para la comunicación asíncrona entre dos buses de datos. Los niveles lógicos de la entrada de control de dirección (DIR) activan las salidas de puerto B o las salidas de puerto A. El dispositivo transmite datos desde el bus A al bus B cuando se activan las salidas de puerto B, y desde el bus B al bus A cuando se activan las salidas de puerto A. Los circuitos de entrada en ambos puertos A y B están siempre activos y deben tener un nivel lógico ALTO o BAJO aplicado para evitar el exceso de ICC e ICCZ.
El SN74LVC2T45 está diseñado para que VCCA suministre el circuito de entrada DIR. Este dispositivo está totalmente especificado para aplicaciones de apagado parcial utilizando Ioff. El circuito Ioff desactiva las salidas, evitando el retroflujo de corriente dañino a través del dispositivo cuando se apaga.
La característica de aislamiento VCC está diseñada de manera que si cualquiera de las entradas VCC está en GND, ambos puertos están en el estado de alta impedancia.